

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Souichi KATAOKA et al.

Serial No. (unknown)

Filed herewith

STS FRAME-ATM CELL CIRCUIT EMULATION APPARATUS AND FRAME LENGTH COMPENSATION METHOD FOR THE SAME

## CLAIM FOR FOREIGN PRIORITY UNDER 35 U.S.C. 119 AND SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents

Washington, D.C. 20231

Sir:

Attached hereto is a certified copy of applicants' corresponding patent application filed in Japan under 2000-159603, on May 30, 2000.

Applicants herewith claim the benefit of the priority filing date of the above-identified application for the above-entitled U.S. application under the provisions of 35 U.S.C. 119.

Respectfully submitted,

YOUNG & THOMPSON

Benoît Castel Attorney for Applicant

Customer No. 000466 Registration No. 35,041 745 South 23rd Street

Arlington, VA 22202

703/521-2297

May 30, 2001

# CERTIFIED COPY OF PRIORITY DOCUMENT

## 日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出 願 年 月 日 Date of Application:

2000年 5月30日

4 願 番 号 oplication Number:

特願2000-159603


) plicant (s):

日本電気株式会社

日本電気通信システム株式会社

2001年 4月 6日

特許庁長官 Commissioner, Patent Office 及川耕



出証番号 出証特2001-3027853

【書類名】 特許願

【整理番号】 40410462

【提出日】 平成12年 5月30日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 12/28

【発明者】

【住所又は居所】 東京都港区三田1丁目4番28号

日本電気通信システム株式会社内

【氏名】 片岡 壮一

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号

日本電気株式会社内

【氏名】 白石 賢

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【特許出願人】

【識別番号】 000232254

【氏名又は名称】 日本電気通信システム株式会社

【代理人】

【識別番号】 100097113

【弁理士】

【氏名又は名称】 堀 城之

【手数料の表示】

【予納台帳番号】 044587

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 97

9708414

【包括委任状番号】

9808520

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法

#### 【特許請求の範囲】

【請求項1】 M個の異なるチャネルから構成されるSTS-Nフレームを 多重化したSTS-( $N \times M$ )フレームをATMセル化したり、ATMセルより 組み立てたM個の異なるSTS-NフレームをSTS-( $N \times M$ )フレームに多 重化するサーキットエミュレーション装置であって、

回線部からのフレームデータを、フレームパルス及びフレームデータとして出 力するとともに、フレームデータを前記回線部へ出力する回線終端装置と、

前記回線終端装置からのフレームパルス及びフレームデータを、ATMセルシンク及びATMセルデータとして出力するSegmentation装置と、

前記Segmentation装置からのATMセルシンク及びATMセルデータを、一時 的に保持した後にSwitch部へ出力するとともに、前記Switch部からのATMセル シンク及びATMセルデータを、一時的に保持した後に出力するBuffer装置と、

前記Buffer装置からのATMセルシンク及びATMセルデータを、フレームパルス及びフレームデータとして前記回線終端装置に出力するとともに、前記フレームパルス及びフレームデータのフレーム長保証を行うReassembly装置と

を備えることを特徴とするサーキットエミュレーション装置。

【請求項2】 前記Reassembly装置は、

前記ATMセルシンク及びATMセルデータのATMセルヘッダ内のVPI/ VCIを監視するVPI/VCI監視装置と、

STSフレームの先頭を明示する構造化ポインタ情報を抽出し、その周期を監視する構造化ポインタ監視装置と、

ATMセル内のATMペイロードよりAUーポインタ値とペイロードデータ値とを摘出し、別々に管理するデセル化装置と、

構造化ポインタ値の検出周期に変化があればAUーポインタ値を書き換えるA Uーポインタ書き換え装置と

を備えることを特徴とする請求項1に記載のサーキットエミュレーション装置

【請求項3】 前記VPI/VCI監視装置は、Switch部から入力されるATMセルシンク及びATMセルデータを受信し、チャネル毎のデータを識別し、チャネル毎に振り分けたデータを、前記構造化ポインタ監視装置に送信し、

前記構造化ポインタ監視装置は、前記チャネル毎の構造化ポインタ値を検出し、構造化ポインタ情報として前記AUーポインタ書き換え装置に送信するとともに、前記構造化ポインタ値を基にフレーム長のチェックを行い、前記フレーム長に異常が発生した場合、前記AUーポインタ書き換え装置に、フレーム長異常信号を通知し、

前記AU-ポインタ書き換え装置は、前記フレーム長異常信号に基づき、前記フレーム長異常に応じたデータバイト数を検出し、次フレームのペイロードデータによりフレーム長を保証する

ことを特徴とする請求項2に記載のサーキットエミュレーション装置。

【請求項4】 前記AUーポインタ書き換え装置は、前記次フレームのペイロードデータによりフレーム長を保証するとき、前記フレーム長異常を検出した次フレーム以降のAUーポインタ値を書き換えることを特徴とする請求項3に記載のサーキットエミュレーション装置。

【請求項5】 前記フレーム長異常は、ショートフレーム又はロングフレームであることを特徴とする請求項3又は4に記載のサーキットエミュレーション装置。

【請求項6】 M個の異なるチャネルから構成されるSTS-Nフレームを 多重化したSTS-( $N \times M$ ) フレームをATMセル化したり、ATMセルより 組み立てたM個の異なるSTS-NフレームをSTS-( $N \times M$ ) フレームに多 重化するサーキットエミュレーション装置における多重化方法であって、

回線終端装置により、回線部からのフレームデータを、フレームパルス及びフレームデータとして出力するとともに、フレームデータを前記回線部へ出力する第1の工程と、

前記回線終端装置からのフレームパルス及びフレームデータを、Segmentation 装置により、ATMセルシンク及びATMセルデータとして出力する第2の工程

と、

前記Segmentation装置からのATMセルシンク及びATMセルデータを、Buff er装置により、一時的に保持した後にSwitch部へ出力するとともに、前記Switch部からのATMセルシンク及びATMセルデータを、一時的に保持した後に出力する第3の工程と、

前記Buffer装置からのATMセルシンク及びATMセルデータを、Reassembly 装置により、フレームパルス及びフレームデータとして前記回線終端装置に出力 するとともに、前記フレームパルス及びフレームデータのフレーム長保証を行う 第4の工程と

を備えることを特徴とするサーキットエミュレーション装置における多重化方法。

【請求項7】 前記第4の工程には、

VPI/VCI監視装置により、前記ATMセルシンク及びATMセルデータのATMセルヘッダ内のVPI/VCIを監視する第5の工程と、

構造化ポインタ監視装置により、STSフレームの先頭を明示する構造化ポインタ情報を抽出し、その周期を監視する第6の工程と、

デセル化装置により、ATMセル内のATMペイロードよりAUーポインタ値とペイロードデータ値とを摘出し、別々に管理する第7の工程と、

AUーポインタ書き換え装置により、構造化ポインタ値の検出周期に変化があればAUーポインタ値を書き換える第8の工程と

が含まれることを特徴とする請求項6に記載のサーキットエミュレーション装置における多重化方法。

【請求項8】 前記第5の工程には、Switch部から入力されるATMセルシンク及びATMセルデータを受信し、チャネル毎のデータを識別し、チャネル毎に振り分けたデータを、前記構造化ポインタ監視装置に送信する第9の工程が含まれ、

前記第6の工程には、

前記チャネル毎の構造化ポインタ値を検出し、構造化ポインタ情報として前記 AUーポインタ書き換え装置に送信する第10の工程と、

前記構造化ポインタ値を基にフレーム長のチェックを行い、前記フレーム長に 異常が発生した場合、前記AU-ポインタ書き換え装置に、フレーム長異常信号 を通知する第11の工程と

が含まれ、

前記第8の工程には、前記フレーム長異常信号に基づき、前記フレーム長異常に応じたデータバイト数を検出し、次フレームのペイロードデータによりフレーム長を保証する第12の工程が含まれる

ことを特徴とする請求項7に記載のサーキットエミュレーション装置における 多重化方法。

【請求項9】 前記第12の工程には、前記次フレームのペイロードデータによりフレーム長を保証するとき、前記フレーム長異常を検出した次フレーム以降のAUーポインタ値を書き換える第13の工程が含まれることを特徴とする請求項8に記載のサーキットエミュレーション装置における多重化方法。

【請求項10】 前記第12、第13の工程には、前記フレーム長異常を、ショートフレーム又はロングフレームとする第14の工程が含まれることを特徴とする請求項8又は9に記載のサーキットエミュレーション装置における多重化方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、STS (Synchronous Transmission Signal) フレームをATM (非同期転送モード) セル、ATMセルをSTSフレームに多重化するサーキットエミュレーション装置に係り、特にSTSフレーム長異常を検出しても、フレーム長を一定に保つためのAUーポインタ (Administrative Unit Pointer) 書き換え方式を用いたサーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法に関する。

[0002]

【従来の技術】

STS-Nフレームの一例として、STS-1フレームの構造を、図3に示す

。STS-1フレーム208は、3列×3行から構成されるRSOH (Regenera tor Section Over Head) 201、1列×3行から構成されるAU-3ポインタ202、5列×3行から構成されるMSOH (Multiplex Section Over Head) 203、9列×87行から構成されるSTS-1ペイロード207で構成されている。

[0003]

なお、STS-1ペイロード207は、9列×1行で構成されるPOH (Path Over Head) 204、9列×28行から構成されるペイロード205、9列×1行で構成される固定スタッフバイト206で構成されている。POH204は、J1、B3、C2、G1、F2、H4、Z3、Z4、Z5で構成されている。J1は、AU-3ポインタ202が指し示す位置を意味する。

[0004]

AU-3ポインタの構造を、図4に示す。AU-3ポインタ301は、H1バイト、H2バイト、H3バイトで構成されている。なお、H1バイトは、8Bitで構成されている。7Bit~4Bitは、AU-3ポインタ変更有り、又は変更無しを明記する新規データフラッグ302、3Bit~2Bitは、AUタイプを明記するAUタイプ303、1Bit~0Bitはポインタ値を明記するポインタ値304で構成されている。

[0005]

H2バイトは、8Bitで構成されている。7Bit~0Bitは、ポインタ値を明記するポインタ値305で構成される。H3バイトは、8Bitで構成されている。7Bit~0Bitは、スタッフ動作用の負スタッフアクション306で構成されている。

[0006]

ここで、3個のSTS-1フレームからSTS-3フレームへの多重化構造を 、図5に示す。ただし、RSOH、MSOHは除く。以下、STS-1フレーム 、STS-3フレームは、RSOH、MSOHを除いたものとなる。

[0007]

また、図5は、STS-1フレーム(#1番目)413、STS-1フレーム

(#2番目)414、STS-1フレーム(#3番目)415の異なるチャネル データを、STS-3フレーム424に多重化することを示す図である。

[0008]

なお、STS-1フレーム413は、AU-3ポインタ401、STS-1ペイロード410で構成されている。STS-1フレーム414は、AU-3ポインタ402、STS-1ペイロード411で構成されている。STS-1フレーム415は、AU-3ポインタ403、STS-1ペイロード412で構成されている。STS-3フレーム424は、1列×9行から構成されるAU-ポインタ416、9列×261行から構成されるペイロード423で構成されている。

[0009]

多重化イメージとして、まず、AU-3ポインタ401、AU-3ポインタ402、AU-3ポインタ403は、AU-ポインタ416へ#1-H1、#2-H1、#3-H1、#1-H2、#2-H2、#3-H2、#1-H3、#2-H3、#3-H3の順で多重化されたものである。

[0010]

また、STS1ペイロード410内の9列×1行で構成されるPOH405を、ペイロード423内の9列×1行で構成されるPOH420へ、STS1ペイロード411内の9列×1行で構成されるPOH407を、ペイロード423内の9列×1行で構成されるPOH421へ、STS1ペイロード412内の9列×1行で構成されるPOH409を、ペイロード423内の9列×1行で構成されるPOH409を、ペイロード423内の9列×1行で構成されるPOH422へ、STS1ペイロード410内の9列×1行で構成されるペイロード404を、ペイロード423内の9列×1行で構成されるペイロード417へ、STS1ペイロード411内の9列×1行で構成されるペイロード406を、ペイロード423内の9列×1行で構成されるペイロード418へ、STS1ペイロード423内の9列×1行で構成されるペイロード418へ、STS1ペイロード412内の9列×1行で構成されるペイロード408を、ペイロード423内の9列×1行で構成されるペイロード408を、ペイロード423内の9列×1行で構成されるペイロード419へそれぞれ多重化したものである。

[0011]

構造化データ転送(Structured Data Transfer)時の1周期のATMセル構造

を、図6に示す。図6は、5Byteから構成されるATMヘッダ501、1Byteから構成されるSAR-PDU(Segmentation And Reassembly—Protocol Data Unit)ヘッダ502、1Byteから構成される構造化ポインタ503、46Byteから構成されるペイロード504で構成される場合を示している

#### [0012]

また、図6は、5Byteから構成されるATMへッダ501、1Byteから構成されるSAR-PDUへッダ502、47Byteから構成されるペイロード505で構成されたATMセルの8個を1周期のATMセルとして構造化データ転送することを示す図でもある。

#### [0013]

なお、ATMヘッダ501は、12Bitで構成されるVPI (Virtual Path Identifier)、16Bitで構成されるVCI (Virtual チャネル Identifier)、3Bitで構成されるPT (ペイロード Type)、1Bitで構成されるCLP (Cell Loss Priority)、8Bitで構成されるHEC (Header Error Control)の計5Byteで構成されている。

#### [0014]

また、SAR-PDUへッダ502は、4Bitで構成されるSN(Sequence Number)506、4Bitで構成されるSNP(Sequence Number Protection)507で構成されている。 $53Byte \times 8$ 個のATMセルの各SAR-PDU内のSN値は、0, 1, 2, 3, 4, 5, 6, 7の順番で割り付けられている。

#### [0015]

また、構造化ポインタ503は、SN値が0,2,4,6 (偶数バイト)の何れかを示すATMセル内にあり、STS-Nフレームの先頭を指し示すものである。なお、構造化ポインタ503は、53Byte×8個のATMセル内の8個のATMセル中1カ所のみに割り付けられている。

#### [0016]

以上より、サーキットエミュレーション装置は、図5に示したように、たとえば3個の異なるチャネルから構成されるSTS-1フレームを多重化したSTS

-3フレームを、図6のセルフォーマットに従ってセル化、又は図5に示したATMセルより組み立てた3個の異なるSTS-1フレームを、STS-3フレームに多重化する装置である。

[0017]

なお、M(任意の整数)個の異なるチャネルから構成されるSTS-N(任意の整数)フレーム(ただし、RSOH、MSOHを除く。以下、STS-NフレームはRSOH、MSOHを除いたものとなる)を多重化したSTS-(N×M)フレーム(ただし、RSOH、MSOHを除く。以下、STS-(N×M)フレームはRSOH、MSOHを除いたものとなる)を、図6のセルフォーマットに従ってATMセル化、又はATMセルより組み立てたM個の異なるSTS-Nフレームを、STS-(N×M)フレームに多重化することも同様である。

[0018]

次に、上述したサーキットエミュレーション装置による多重化方法について説明する。

[0019]

図7は、3個のSTS-1からSTS-3への多重化構造(異常長フレーム発生時)を示す図である。また、図7は、STS-1フレーム(#1番目)601、STS-1フレーム(#2番目)602、STS-1フレーム(#3番目)603の異なるチャネルデータを、STS-3フレーム604に多重化することを示す図でもある。

[0020]

たとえば、図7に示すように、サーキットエミュレーション装置にて、3個のSTS-1からSTS-3へ多重化する際、STS-1フレーム(#1番目)601のNフレームのフレーム長が異常であって、サーキットエミュレーション装置がフレーム長異常を検出した場合、AU-ポインタ605にSTS-1フレーム(#1番目)601のN+1フレーム内のペイロードが割り付けられる。この場合、本来、AU-ポインタ605にあるAU-ポインタ値がN+1フレーム内のペイロード606に割り付けられてしまう。

[0021]

そこで、たとえば後述する図1に示すサーキットエミュレーション装置101 内のSegmentation装置103にてフレーム長異常を検出した場合、異常長フレームをそのままATMセル化し、Buffer装置105に送出するとき、Reassembly装置104にてダミーデータを挿入することによりフレーム長を保証する方法がある。

[0022]

【発明が解決しようとする課題】

ところが、上述したように、単にダミーデータを挿入する方法をとると、次のような問題が生じる。

[0023]

すなわち、3個の異なるチャネルから構成されるSTS-1フレームを多重化したSTS-3フレームをATMセル化、ATMセルより組み立てた3個の異なるSTS-1フレームをSTS-3フレームに多重化する際、サーキットエミュレーション装置内のSegmentation装置に異常長フレームが入力された場合を想定する。

[0024]

この場合、異常長フレームをそのままATMセル化し、そのATMセルがSwit ch部からReassembly Bufferに入力されたとき、Segmentation装置からReassembly y装置間はフレーム長は異常であるがデータの欠落や損失はないので、Reassembly y装置にてフレーム長を保証するためにダミーデータを挿入すると、Reassembly Buffer内に蓄積されるデータ量が増加してしまう。

[0025]

このため、同様のフレーム長異常が複数回発生するとReassembly Bufferにダミーデータを挿入した分、蓄積量が増大し、最後にはReassembly Bufferがオーバーフローしてしまうことになる。

[0026]

なお、M個の異なるチャネルから構成されるSTS-Nフレームを多重化した $STS-(N\times M)$ フレームをATMセル化、ATMセルより組み立てたM個の異なるSTS-Nフレームを $STS-(N\times M)$ フレームに多重化する場合も同

様の問題が発生する。

[0027]

本発明は、このような状況に鑑みてなされたものであり、M個の異なるチャネルから構成されるSTS-Nフレームを多重化したSTS-(N×M)フレームをATMセル化、又はATMセルより組み立てたM個の異なるSTS-NフレームをSTS-(N×M)フレームに多重化する際、サーキットエミュレーション装置内のReassembly Bufferで、STS-Nフレームのフレーム長異常を検出してもReassembly Bufferをオーバーフローさせず、フレーム長を保証することができるサーキットエミュレーション装置における多重化方法を提供することができるようにするものである。

[0028]

#### 【課題を解決するための手段】

請求項1に記載のサーキットエミュレーション装置は、M個の異なるチャネルから構成されるSTS-Nフレームを多重化したSTS-(N×M)フレームをATMセル化したり、ATMセルより組み立てたM個の異なるSTS-NフレームをSTS-(N×M)フレームに多重化するサーキットエミュレーション装置であって、回線部からのフレームデータを、フレームパルス及びフレームデータとして出力するとともに、フレームデータを回線部へ出力する回線終端装置と、回線終端装置からのフレームパルス及びフレームデータを、ATMセルシンク及びATMセルデータとして出力するSegmentation装置と、Segmentation装置からのATMセルシンク及びATMセルデータを、一時的に保持した後にSwitch部へ出力するとともに、Switch部からのATMセルシンク及びATMセルデータを、一時的に保持した後に出力するBuffer装置と、Buffer装置からのATMセルシンク及びATMセルデータを、フレームパルス及びフレームデータとして回線終端装置に出力するとともに、フレームパルス及びフレームデータのフレーム長保証を行うReassembly装置とを備えることを特徴とする。

また、Reassembly装置は、ATMセルシンク及びATMセルデータのATMセルヘッダ内のVPI/VCIを監視するVPI/VCI監視装置と、STSフレームの先頭を明示する構造化ポインタ情報を抽出し、その周期を監視する構造化

ポインタ監視装置と、ATMセル内のATMペイロードよりAUーポインタ値とペイロードデータ値とを摘出し、別々に管理するデセル化装置と、構造化ポインタ値の検出周期に変化があればAUーポインタ値を書き換えるAUーポインタ書き換え装置とを備えるようにすることができる。

また、VPI/VCI監視装置は、Switch部から入力されるATMセルシンク及びATMセルデータを受信し、チャネル毎のデータを識別し、チャネル毎に振り分けたデータを、構造化ポインタ監視装置に送信し、構造化ポインタ監視装置は、チャネル毎の構造化ポインタ値を検出し、構造化ポインタ情報としてAUーポインタ書き換え装置に送信するとともに、構造化ポインタ値を基にフレーム長のチェックを行い、フレーム長に異常が発生した場合、AUーポインタ書き換え装置に、フレーム長異常信号を通知し、AUーポインタ書き換え装置は、フレーム長異常信号に基づき、フレーム長異常に応じたデータバイト数を検出し、次フレームのペイロードデータによりフレーム長を保証するようにすることができる

また、AUーポインタ書き換え装置は、次フレームのペイロードデータによりフレーム長を保証するとき、フレーム長異常を検出した次フレーム以降のAUーポインタ値を書き換えるようにすることができる。

また、フレーム長異常は、ショートフレーム又はロングフレームであるように することができる。

請求項6に記載のサーキットエミュレーション装置における多重化方法は、M個の異なるチャネルから構成されるSTS-Nフレームを多重化したSTS-(N×M)フレームをATMセル化したり、ATMセルより組み立てたM個の異なるSTS-NフレームをSTS-(N×M)フレームに多重化するサーキットエミュレーション装置における多重化方法であって、回線終端装置により、回線部からのフレームデータを、フレームパルス及びフレームデータとして出力するとともに、フレームデータを回線部へ出力する第1の工程と、回線終端装置からのフレームパルス及びフレームデータを、Segmentation装置により、ATMセルシンク及びATMセルデータとして出力する第2の工程と、Segmentation装置からのATMセルシンク及びATMセルデータを、Buffer装置により、一時的に保持

した後にSwitch部へ出力するとともに、Switch部からのATMセルシンク及びATMセルデータを、一時的に保持した後に出力する第3の工程と、Buffer装置からのATMセルシンク及びATMセルデータを、Reassembly装置により、フレームパルス及びフレームデータとして回線終端装置に出力するとともに、フレームパルス及びフレームデータのフレーム長保証を行う第4の工程とを備えることを特徴とする。

また、第4の工程には、VPI/VCI監視装置により、ATMセルシンク及びATMセルデータのATMセルヘッダ内のVPI/VCIを監視する第5の工程と、構造化ポインタ監視装置により、STSフレームの先頭を明示する構造化ポインタ情報を抽出し、その周期を監視する第6の工程と、デセル化装置により、ATMセル内のATMペイロードよりAUーポインタ値とペイロードデータ値とを摘出し、別々に管理する第7の工程と、AUーポインタ書き換え装置により、構造化ポインタ値の検出周期に変化があればAUーポインタ値を書き換える第8の工程とが含まれるようにすることができる。

また、第5の工程には、Switch部から入力されるATMセルシンク及びATMセルデータを受信し、チャネル毎のデータを識別し、チャネル毎に振り分けたデータを、構造化ポインタ監視装置に送信する第9の工程が含まれ、第6の工程には、チャネル毎の構造化ポインタ値を検出し、構造化ポインタ情報としてAUーポインタ書き換え装置に送信する第10の工程と、構造化ポインタ値を基にフレーム長のチェックを行い、フレーム長に異常が発生した場合、AUーポインタ書き換え装置に、フレーム長異常信号を通知する第11の工程とが含まれ、第8の工程には、フレーム長異常信号に基づき、フレーム長異常に応じたデータバイト数を検出し、次フレームのペイロードデータによりフレーム長を保証する第12の工程が含まれるようにすることができる。

また、第12の工程には、次フレームのペイロードデータによりフレーム長を 保証するとき、フレーム長異常を検出した次フレーム以降のAUーポインタ値を 書き換える第13の工程が含まれるようにすることができる。

また、第12、第13の工程には、フレーム長異常を、ショートフレーム又は ロングフレームとする第14の工程が含まれるようにすることができる。 本発明に係るサーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法においては、M個の異なるチャネルから構成されるSTS-Nフレームを多重化したSTS-(N×M)フレームをATMセル化したり、ATMセルより組み立てたM個の異なるSTS-NフレームをSTS-(N×M)フレームに多重化するに際し、Buffer装置からのATMセルシンク及びATMセルデータを、Reassembly装置により、フレームパルス及びフレームデータとして回線終端装置に出力するとともに、フレームパルス及びフレームデータのフレーム長保証を行うようにする。

[0029]

#### 【発明の実施の形態】

以下、本発明の実施の形態について説明する。

[0030]

図1は、本発明のサーキットエミュレーション装置の一実施の形態を示す図、 図2は、図1のサーキットエミュレーション装置の多重化方法を説明するための 図である。

[0031]

図1に示すサーキットエミュレーション装置101は、回線終端装置102、 Segmentation装置103、Reassembly装置104、Buffer装置105から構成されている。

[0032]

回線終端装置102は、回線部からのフレームデータを、フレームパルス及び フレームデータとして出力する。また、回線終端装置102は、フレームデータ を回線部へ出力する。

[0033]

Segmentation装置 1 0 3 は、回線終端装置 1 0 2 からのフレームパルス及びフレームデータを、ATMセルシンク及びATMセルデータとして出力する。Buff er装置 1 0 5 は、Segmentation装置 1 0 3 からのATMセルシンク及びATMセルデータを、一時的に保持した後にSwitch部へ出力する。また、Buffer装置 1 0 5 は、Switch部からのATMセルシンク及びATMセルデータを、一時的に保持

した後に出力する。

[0034]

Reassembly装置104は、Buffer装置105からのATMセルシンク及びATMセルデータを、フレームパルス及びフレームデータとして回線終端装置102に出力する。また、Reassembly装置104は、VPI/VCI監視装置106、構造化ポインタ監視装置107、デセル化装置108、AUーポインタ書き換え装置109を備えている。

[0035]

VPI/VCI監視装置106は、ATMセルヘッダ内のVPI/VCIを監視する。構造化ポインタ監視装置107は、STSフレームの先頭を明示する構造化ポインタ情報を抽出しその周期を監視する。

[0036]

デセル化装置108は、ATMセル内のATMペイロードよりAUーポインタ値とペイロードデータ値とを摘出し、別々に管理する。AUーポインタ書き換え装置109は、構造化ポインタ値の検出周期に変化があればAUーポインタ値を書き換える。

[0037]

次に、このような構成のサーキットエミュレーション装置101の動作について説明する。

[0038]

まず、図1のReassembly装置104のVPI/VCI監視装置106により、Switch部から入力されるATMセルシンク110、ATMセルデータ111を受信し、チャネル毎のデータを識別する。VPI/VCI監視装置106でチャネルを識別した後、チャネル毎のデータを振り分け、構造化ポインタ監視装置107にチャネル毎のデータ112を送信する。構造化ポインタ監視装置107は、チャネル毎の構造化ポインタ値を検出し、構造化ポインタ情報114をAUーポインタ書を換え装置109に送信する。

[0039]

このとき、構造化ポインタ監視装置107により、構造化ポインタ値を基にフ

レーム長のチェックが行われる。フレーム長に異常が発生した場合、AUーポインタ書き換え装置109に、たとえばショートフレームの場合はどれだけフレームデータが足りなかったかを示すフレーム長異常信号113を通知する。

[0040]

AUーポインタ書き換え装置109は、ショートフレームに足りなかったデータバイト数を検出し、次フレームのペイロードデータによりフレーム長を保証する。また、AUーポインタ書き換え装置109は、ショートフレームを検出した次フレーム以降のAUーポインタ値を書き換える。

[0041]

ここで、AU-ポインタ書き換え装置109での具体的な動作について説明する。なお、以下の説明においては、上述した図7で説明したようにショートフレームが発生した場合とする。

[0042]

図2に示すように、STS-1フレーム701のフレームが連続し、N+1フレームがショートフレームであるSTS-1フレーム701相当のATMセルを図1のサーキットエミュレーション装置101が受信する。このとき、Reassembly装置104内でN+1フレームがショートフレームであるSTS-1フレーム701相当のATMセルをReassembly処理する際、AUーポインタ書き換え前703のN+1フレームがショートフレームなのでフレームとして足りないデータ分、図1の構造化ポインタ監視装置107が送信するフレーム長異常信号113と構造化ポインタ情報114とをAUーポインタ書き換え装置109が受信する。そして、N+2フレームのペイロードデータにより足りなかったデータでフレーム長を保証する。また、N+2フレーム以降のフレームも同様の処理を行う。

[0043]

ただし、AUーポインタ書き換え前703のN+1フレームで不足しているデータを、N+2フレームのペイロードデータでフレーム長を保証してしまうので、AUーポインタ書き換え前703のN+2フレーム内のAU-3ポインタ3-707が指し示すJ1バイト708の位置が変わらないように、AUーポインタ書き換え後704のN+2フレーム内のAU-3ポインタ3-709にAU-3

ポインタ3-707のAU-ポインタ値を移動させ(AU-3ポインタ3-707が移動したバイト分、ペイロード3-711も前へスライドさせる)る。また、AU-3ポインタ3-709がJ1バイト710を指し示すように、AU-ポインタ3-709のAU-ポインタ値を書き換える。

[0044]

このとき、図1のデセル化装置108は、Switch部からのATMセルシンク1 10、ATMセルデータ111を受信し、図6で説明したように、ATMヘッダ 、SAR-PDUヘッダ、構造化ポインタを除いたペイロードを抽出し、デセル 化処理を行う。

[0045]

なお、図2のSTS-1フレーム701のN+2フレーム以降のフレームが正常である場合、AU-ポインタを書き換えないとAU-ポインタが指し示すJ1バイトの位置がずれるので、STS-1フレーム701のN+1フレームでショートフレーム発生時に足りなかったデータのバイト数を保持しておく。また、足りなかったデータのバイト数を基に、STS-1フレーム701のN+2フレーム以降のフレーム保証、AU-ポインタ値書き換えを行う。

[0046]

また、図2のSTS-1フレーム701のN+2フレーム以降のフレームが異常(たとえばショートフレーム)である場合もAU-ポインタを書き換えないとAU-ポインタが指し示すJ1バイトの位置がずれるので、STS-1フレーム701のN+1フレームでショートフレーム発生時に足りなかったデータのバイト数を保持しておく。そして、STS-1フレーム701のN+2フレームでショートフレーム発生時に足りなかったデータのバイト数と比較演算し、STS-1フレーム701のN+2フレーム以降のフレーム保証、AU-ポインタ値書き換えを行う。

[0047]

 )フレームに多重化するに際し、Buffer装置105からのATMセルシンク及びATMセルデータを、Reassembly装置104により、フレームパルス及びフレームデータとして回線終端装置102に出力するとともに、フレームパルス及びフレームデータのフレーム長保証を行うようにしたので、サーキットエミュレーション装置101内のReassembly Bufferで、STS-Nフレームのフレーム長異常を検出してもReassembly Bufferをオーバーフローさせず、フレーム長を保証することができる。

[0048]

これは、サーキットエミュレーション装置101でATMセルより組み立てた M個のSTS-NフレームをSTS-(N×M)フレームに多重化する際、任意のSTS-Nフレームのフレーム長が異常であっても、次フレーム以降のペイロードデータによるフレーム長の保証やAUーポインタ値の書き換えを行うように したためである。

[0049]

なお、本実施の形態では、STS-1フレームがショートフレームであった場合で説明したが、ロングフレームでもショートフレームの場合と同様の動作を行うことができる。また、STS-Nの場合であって、ショートフレーム及びロングフレームを検出しても同様の動作を行うことができる。

[0050]

#### 【発明の効果】

以上の如く本発明に係るサーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法によれば、M個の異なるチャネルから構成されるSTS-Nフレームを多重化したSTS-(N×M)フレームをATMセル化したり、ATMセルより組み立てたM個の異なるSTS-NフレームをSTS-(N×M)フレームに多重化するに際し、Buffer装置からのATMセルシンク及びATMセルデータを、Reassembly装置により、フレームパルス及びフレームデータとして回線終端装置に出力するとともに、フレームパルス及びフレームデータのフレーム長保証を行うようにしたので、サーキットエミュレーション装置内のReassembly Bufferで、STS-Nフレームのフレーム長異常を検出して

1 7

もReassembly Bufferをオーバーフローさせず、フレーム長を保証することができる。

#### 【図面の簡単な説明】

【図1】

本発明のサーキットエミュレーション装置の一実施の形態を示す図である。

【図2】

図2は、図1のサーキットエミュレーション装置の多重化方法を説明するため の図である。

【図3】

従来のSTS-1フレーム構造の一例を示す図である。

【図4】

図3のSTS-1フレーム構造におけるAU-3ポインタの構造を示す図である。

【図5】

図3のSTS-1フレーム構造における3個のSTS-1からSTS-3への 多重化構造を示す図(RSOH、MSOHは除く)である。

【図6】

図3のSTS-1フレーム構造における構造化データ転送(SDT)時の1周期のATMセル構造を示す図である。

【図7】

図3のSTS-1フレーム構造における3個のSTS-1からSTS-3への 多重化構造を示す図(RSOH、MSOHは除く:異常長発生時)である。

【符号の説明】

- 101 サーキットエミュレーション装置
- 102 回線終端装置
- 103 Segmentation装置
- 104 Reassembly装置
- 105 Buffer装置
- 106 VPI/VCI監視装置

- 107 構造化ポインタ監視装置
- 108 デセル化装置
- 109 AUポインタ書き換え装置
- 110 ATMセルシンク信号
- 111 ATMセルデータ信号
- 112 チャネル毎のデータ信号
- 113 フレーム長異常通知信号
- 114 構造化ポインタ情報信号
- 201 3列×3行で構成されるRSOH
- 202 1列×3行で構成されるAU-3ポインタ
- 203 5列×3行で構成されるMSOH
- 204 9列×1行で構成されるPOH
- 205 9列×28行で構成されるペイロード
- 206 9列×1行で構成される固定スタッフバイト
- 207 9列×87行で構成されるSTS-1ペイロード
- 208 9列×90行で構成されるSTS-1フレーム
- 301 1列×3行で構成されるAU-3ポインタ
- 302 4 Bitで構成される新規データフラッグ
- 303 2Bitで構成されるAUタイプ
- 304 2Bitで構成されるポインタ値
- 305 8Bitで構成されるポインタ値
- 306 8 Bitで構成される負スタッフアクション
- 401~403 1列×3行で構成されるAU-3ポインタ
- 404、406、408、417~419 9列×1行で構成されるペイロード
  - 405、407、409、420~422 9列×1行で構成されるPOH
  - 410~412 9列×87行で構成されるSTS-1ペイロード
- $413\sim415$  1列×3行から構成されるAU-3ポインタ、9列×87行から構成されるSTS-1ペイロードで構成されたSTS-1フレーム

- 416 1列×9行で構成されるAU-4ポインタ
- 423 9列×261行で構成されるSTS-3ペイロード
- 424 1列×9行から構成されるAU-4ポインタ、9列×261行で構成 されるSTS-3ペイロードで構成されたSTS-3フレーム
  - 501 5 Byteで構成されるATMヘッダ
  - 502 1Byteで構成されるSAR-PDUヘッダ
  - 503 1Byteで構成される構造化ポインタ
  - 504 46Byteで構成されるペイロード
  - 505 47Byteで構成されるペイロード
  - 506 4Bitで構成されるSN
  - 507 4Bitで構成されるSNP
- $601 \sim 603$  1列×3行から構成されるAU-3ポインタ、9列×87行から構成されるSTS-1ペイロードで構成されたSTS-1フレーム
- 604 1列×9行から構成されるAU-4ポインタ、9列×261行で構成 されるSTS-3ペイロードで構成されたSTS-3フレーム
- 605 STS-1フレーム601のN+1フレーム内のペイロード値で割り 付けられたAU-ポインタ
- 606 STS-1フレーム601のN+1フレーム内のAU-ポインタ値で 割り付けられたペイロード
- 701 1列×3行から構成されるAU-3ポインタ、9列×87行から構成 されるSTS-1ペイロードで構成されフレームが連続したSTS-1フレーム
  - 703 STS-1フレーム701のAU-ポインタ書き換え前のタイミング
  - 704 STS-1フレーム701のAU-ポインタ書き換え後のタイミング
  - 705 ショートフレームが発生した次フレームの先頭を指し示すポイント
- 706 フレームの先頭を指し示すポイント705のポイントを修正したフレームの先頭を指し示すポイント
- 707 STS-1フレーム701内N+2フレーム目のAU-3ポインタ3 を書き換える前のAU-3ポインタ3
  - 708 STS-1フレーム701内N+2フレーム目のAU-3ポインタ3

## が指し示すJ1バイト

709 STS-1フレーム701内N+2フレーム目のAU-3ポインタ3 を書き換えた後のAU-3ポインタ3


710 AU-3ポインタ3-709が指し示す J1バイト

711 ショートフレームが発生したときにスライドさせるペイロード3


【書類名】

図面


【図1】




## 【図2】




【図3】




【図4】




## 【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 サーキットエミュレーション装置内のReassembly Bufferで、STS - Nフレームのフレーム長異常を検出してもReassembly Bufferをオーバーフロ - させず、フレーム長を保証することができるようにする。

【解決手段】 M個の異なるチャネルから構成されるSTS-Nフレームを多重化したSTS-(N×M)フレームをATMセル化したり、ATMセルより組み立てたM個の異なるSTS-NフレームをSTS-(N×M)フレームに多重化するに際し、Buffer装置105からのATMセルシンク及びATMセルデータを、Reassembly装置104により、フレームパルス及びフレームデータとして回線終端装置102に出力するとともに、フレームパルス及びフレームデータのフレーム長保証を行うようにする。

【選択図】 図1

## 出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

## 出願人履歴情報

識別番号

[000232254]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

`住 所

東京都港区三田1丁目4番28号

氏 名

日本電気通信システム株式会社